赋能AI硬件“从芯片到系统”全栈设计，芯和半导体在DesignCon 2026上重磅发布“多智能体平台XAI”

2026年2月25日，在全球电子设计盛会 DesignCon 2026 上，芯和半导体正式发布两大全新产品——多智能体平台 XAI 与 低频电磁仿真平台 Janus，并同步升级其“从芯片到系统”全栈EDA解决方案，全面应对AI时代下算力、存储、互连、供电与散热等多维交织的系统级设计挑战。

作为“为AI而生”战略的重要落地之一，芯和半导体与联想集团还在本次大会上联合发表了《面向 AIPC 中 10.7 Gbps LPDDR5x 的高速信号完整性快速仿真与优化》技术论文，重构从芯片到系统的智能设计。

DesignCon是全球电子设计、高速通信和系统设计领域首屈一指的会议之一，汇聚高速通信和半导体系统领域专家。本届大会于 2026年2月24–26日在美国加州圣克拉拉会展中心举办，为期 3天。这也是芯和半导体连续第13年参加这一盛会。

新品发布

XAI｜多智能体平台

本次重磅发布的XAI集成四大智能体，将AI深度融入EDA工作流，从建模、设计、仿真、优化等多方面赋能，推动EDA从传统“规则驱动设计”演进为“数据驱动设计”。首次发布的功能包括：

• 基于大语言模型构建系统知识库，支持自然语言交互，快速获取设计规范与历史经验；
• 在电路仿真中引入AI辅助参数优化，在电路仿真工具中，可根据性能目标设定快速得到满足目标要求的电路配置；
• 实现AI预测与传统热仿真的协同建模，温度分布、热流传导等热特性的高效预测，在保证精度的同时大幅缩短温升分析周期；
• 支持PDK、元器件及IP的AI参数化建模，在保护知识产权前提下提升模型复用效率与精度。

Janus｜低频电磁仿真平台

同期发布的 Janus 低频电磁仿真平台，填补了国产EDA在电机、变压器、无线充电等功率电子领域的空白。Janus通过高精度三维直流传导与涡流分析，可输出完整的电场、磁场、电流密度及损耗分布结果，为AI数据中心、新能源汽车、工业电源与绿色能源设备提供可靠的复杂、低频电磁性能评估工具。

全栈升级：夯实“从芯片到系统”的工程底座

为回应AI硬件日益增长的系统级设计需求，本届DesignCon大会上，国际EDA 巨头们不约而同的进行了战略升级，即从“单芯片设计为核心的传统EDA”，全面转向“芯片到系统的系统级全平台”。从会议现场释放的信号来看，系统级 EDA 已成为本届大会最明确的技术主线与发展风向。

芯和半导体 “从芯片到系统”全栈EDA解决方案，与国际EDA巨头们在系统级仿真、先进封装和协同优化方向的战略布局高度一致，持续深耕STCO技术路线，突破了传统EDA工具以单一层级、单一物理场为中心的技术范式，能够支持跨芯片、封装与系统的多层级、多尺度、多物理场协同分析与联合优化，实现从芯片级到系统级的一体化建模、仿真与优化，为人工智能等复杂系统设计提供底座级支撑能力，有效补齐了国产EDA产业在系统层面的关键空白。此次升级主要包括：   

• Metis｜2.5D/3DIC Chiplet先进封装设计的电磁仿真平台，强化Chiplet电源网络仿真能力，新增多堆叠结构支持、TSV/DTC建模及完整的直流/频域分析，可输出高精度电源Spice模型，助力单卡算力密度提升。
• XEDS｜支持封装/板级信号及任意三维结构的精确电磁仿真，RLCG参数提取/SPICE模型生成，以及大电气尺寸或超宽带模型（如天线、射频无源器件和EMI/EMC仿真）等方面的需求。新增多种天线参数化模板与场路协同电磁辐射仿真功能，帮助用户更高效的进行天线建模和系统级EMI仿真分析。
• Boreas｜系统散热分析平台，面向封装、PCB及整机系统的热管理集成环境，精准模拟气流、热传导与对流等复杂散热场景。新增瞬态热分析与强制对流仿真功能，支持材料各向异性热导率设置，能显著提升高性能计算设备在动态负载下温升行为的预测能力，为绿色算力设计提供可靠依据。
• Notus｜用于芯片、封装和PCB的多物理场分析平台，支持电源DC/AC分析、去耦优化、信号拓扑仿真、互连建模及电热评估、热应力分析等关键流程，实现跨层级协同验证。新增汇流条分析功能以强化大电流设计支持能力，并可实现器件与电容回路电感的自动化提取与验证，提升高功率AI硬件的电源网络可靠性评估效率。
• ChannelExpert｜下一代数字系统信号完整性仿真和分析平台，提供高速SerDes与DDR通道的全流程仿真，全面支持S参数、眼图、COM、统计分析及参数扫描分析，可实现IBIS/AMI、Spice、传输线等多模型联合仿真。新升级支持通过Spice网表创建IBIS模型，同时强化了 AMI 算法模型的创建与验证能力；引入AI辅助传输线建模与仿真参数优化，提升仿真效率；内嵌PCIe参考时钟抖动分析及通道串扰自动检测工具，显著提升高速接口签核流程效率。

围绕芯和半导体 “为 AI 而生” 的系统级设计战略，此次升级标志着芯和在 “Chiplet单卡性能” 与 “多卡系统互连” 两大AI硬件核心场景中，进一步夯实了覆盖电磁、电源、热、应力的全栈协同仿真能力。不仅体现了芯和与国际EDA巨头在系统级技术路线上的同频共振，更凸显其作为国产EDA唯一全栈系统级平台提供者的战略价值。

关于芯和半导体

芯和半导体科技（上海）股份有限公司是一家从事电子设计自动化软件工具研发的高新技术企业，围绕“STCO 集成系统设计”进行战略布局，开发 SI/PI/电磁/电热/应力等多物理引擎技术，以“仿真驱动设计”的理念，提供从芯片、封装、模组、PCB 板级、互连到整机系统的全栈集成系统 EDA 解决方案，支持 Chiplet 先进封装，致力于赋能和加速新一代高速高频智能电子产品的设计，已在 5G、智能手机、物联网、人工智能和数据中心等领域得到广泛应用。

芯和半导体已荣获国家科技进步奖一等奖、工博会 CIIF 大奖、国家级专精特新小巨人企业等荣誉，公司运营及研发总部位于上海张江，在苏州、武汉、西安、深圳设有研发分中心。如欲了解更多详情，敬请访问 www.xpeedic.com。